Samsung будет размещать DRAM память над процессором

Samsung обнародовала масштабный трехступенчатый план развития скоростной памяти нового поколения (HBM), завершающим этапом которого станет конструкция zHBM, объединяющая запоминающие элементы и вычислительные блоки в едином вертикальном корпусе. Анонс на форуме Hot Chips 2026 примечателен тем, что корейский производитель больше не сводит совершенствование HBM лишь к наращиванию числа кристаллов DRAM и ускорению обмена данными. Вместо этого компания планирует наделять базовый слой все более сложными функциями, постепенно перемещая существенную долю вычислительных операций непосредственно в подсистему памяти. В текущей конфигурации HBM несколько слоев DRAM размещаются друг над другом на нижнем кристалле-основании. Полученный стек устанавливается рядом с графическим ускорителем, чипом для задач ИИ или иным XPU на общей подложке-интерпозере. Вертикальные кремниевые каналы (TSV) соединяют слои DRAM между собой, а интерпозер создает широкую шину электрических контактов, связывающую память и процессор. Начиная с поколения HBM4, Samsung перевела производство базового кристалла на передовой 4-нанометровый техпроцесс, тогда как ранее он изготавливался по той же технологии, что и ячейки памяти. Это нововведение на начальном этапе дает выигрыш в энергопотреблении и сокращает площадь чипа. Однако ключевой результат — возможность разместить развитую логическую схему непосредственно под каждым стеком HBM. В Samsung намерены использовать этот потенциал постепенно, шаг за шагом.

На первой стадии основная часть привычной обработки информации остается на стороне XPU, тогда как базовый кристалл HBM получает дополнительные функции контроля и управления. В следующих версиях часть операций может быть делегирована этому логическому слою, что снизит объем данных, пересылаемых между памятью и главным ускорителем. В финальной реализации zHBM привычное плоское соседство вычислителя и памяти исчезает. Вместо установки стеков HBM рядом с процессором на интерпозере, концепция Samsung предполагает размещение слоев DRAM прямо над XPU, образуя объемную структуру, где память и вычисления находятся в едином блоке. Подобный подход способен устранить главное узкое место аппаратного обеспечения ИИ — затраты на транспортировку данных. Как указывает Samsung, нынешние стеки HBM4 достигают пропускной способности от 1 до 5 ТБ/с в зависимости от исполнения. Дальнейшее повышение этого показателя за счет расширения числа контактов ввода-вывода и увеличения рабочих частот делает конструкцию корпуса все более сложной и энергозатратной. Если сократить физическое расстояние между вычислительными блоками и памятью, можно одновременно улучшить скорость обмена, снизить потребление энергии и уменьшить задержки. Основным препятствием здесь остается отвод тепла.