JEDEC публикует обновление стандарта DDR5 SDRAM, используемого в приложениях HPC

Ассоциация твердотельных технологий JEDEC, мировой лидер в разработке стандартов для индустрии микроэлектроники, объявила о публикации стандарта JESD79-5A DDR5 SDRAM. Это обновление стандарта JEDEC DDR5 SDRAM включает функции, предназначенные для повышения надежности и производительности в широком спектре приложений, включая клиентские системы и высокопроизводительные серверы. JESD79-5A теперь доступен для загрузки с веб-сайта JEDEC.

Дополнительные функции, разработанные для удовлетворения потребностей отрасли в повышении надежности системы, включают поддержку ограниченного исправления ошибок, отмену и блокировку программного восстановления после пакета (sPPR), восстановление встроенного пакета самопроверки памяти (MBIST и mPPR), адаптивное RFM, и расширение MR4. JESD79-5A расширяет определение таймингов и скорость передачи данных DDR5 до 6400 МТ / с для таймингов ядра DRAM и 5600 МТ / с для таймингов ввода-вывода AC, что позволяет отрасли создать экосистему до 5600 МТ / с. Номенклатура параметров синхронизации ядра и их соответствующие определения были переработаны, чтобы соответствовать грядущему стандарту JEDEC JESD400-5 DDR5 Serial Presence Detect (SPD) Contents V1.0.