Тест прототипа 7 нм DDR5 DRAM при 4400 МТ / с

Стандарт DDR5 еще не был доработан JEDEC, но ожидается , что это произойдет летом этого года. Cadence создала тестовый чип, содержащий IP-адрес следующего поколения и Micron выпустили прототипы чипов DRAM.
Тестовый чип был изготовлен с использованием 7-нм процесса TSMC и содержит как контроллер, так и PHY. Два чипа работают со скоростью 4400 мегапереходов в секунду, что на 37,5% быстрее, чем самая быстрая коммерчески доступная память DDR4. Насколько мы можем судить, это первая демонстрация DDR5 IP, работающая с данными чипами памяти, как сообщается в блоге Cadence.