Специалисты корпораций NEC и NEC Electronics совместно разработали технологию, обеспечивающую возможность самостоятельного восстановления логических БИС (больших интегральных схем, LSI) даже при многократных повреждениях, возникших уже после поставки, в результате старения микросхем. Хотя похожая технология уже применяется в БИС памяти, имеющих регулярную структуру, она гораздо менее распространена в логических БИС.
Технология включает два аспекта. Один из них связан с решением задачи обнаружения сбоев, а другой представляет собой технику конфигурирования резервных цепей, которые включаются в работу в случае неполадок. Обнаружение сбоев базируется на замене стандартных триггеров на особые, которые могут распознать ухудшение по увеличению задержек. Когда задержка превышает заранее предопределенное значение, делается вывод, что имеет место неисправность, вызванная старением микросхемы, и выполняется переключение на резервную цепь.

Резервные цепи образуются за счет разделения исходной на более мелкие блоки и дублирования каждого из таких блоков. На сегодняшний день, большинство логических БИС содержит резервные копии только сравнительно больших блоков – таких, как процессорные ядра. Конечно, в этом случае, вероятность того, что дефекты, возникшие двух крупных блоках одного и того же чипа, приведут к его отказу, весьма высока. Разделение на более мелкие блоки позволяет обойти эту проблему – даже многократные сбои при этом могут быть устранены путем переключения соответствующих участков на резервные цепи.